计算机工程

作者：高志勇, 王磊, 刘博文, 英津瑞, 王盼龙

单位：1. 郑州大学计算机与人工智能学院, 河南 郑州 4500012. 中原工学院网络空间安全学院, 河南 郑州 450007

关键词：Posit格式,Wallace树,乘法单元,尾数乘法器,计数器,现场可编程门阵列

基金：中国科学院软件研究所合作项目(22001742)

Posit格式作为一种新的浮点数表示方法, 虽然在动态范围和舍入误差处理上相比IEEE 754浮点格式具有显著优势, 但其硬件实现尤其是尾数乘法器的设计存在挑战。为此, 通过增加特定的计数器、重新设计部分积求和阶段计数器布局以及改进最终求和阶段使用的加法器, 提出一种名为3L-Wallace树的改进Wallace树算法, 以减少部分积求和的阶段数, 降低硬件资源消耗和整体延迟。随后, 基于3L-Wallace树对Posit乘法单元进行了优化。此外, 还引入模块化设计方法, 将大位宽乘法器划分为更易于实现的小模块, 简化了设计过程并减小了实现难度。同时, 设计一种动态选择算法, 根据运行时尾数位宽动态选择合适位宽的乘法器, 避免硬件资源浪费。实验结果显示, 3L-Wallace树算法硬件资源消耗相较于传统方法平均减少约9.5%, 功率平均降低约8.1%, 时延平均降低约10.4%, 整体表现优于传统方法, 特别是在大位宽乘法器的实现上表现突出。

来源：2026年第3期

《计算机工程》期刊编辑部

查看计算机工程杂志2026年第3期