计算机工程

作者：黄姣英, 李胜玉, 高成, 杨达明

单位：北京航空航天大学 可靠性与系统工程学院, 北京 100191

关键词：RS232总线,硬件木马,寄存器传输级,Verilog代码,集成电路

基金：“十三五”技术基础科研项目（JSZL2017601B011）。

RS总线集成电路在航空航天及工业控制领域具有广泛的应用，随着集成电路硬件木马的检测成为研究热点，作为总线硬件木马研究领域的分支，其设计越来越受关注。在常规时序型硬件木马的基础上，针对RS232总线集成电路，设计一种基于可逆计数器的时序型总线硬件木马。采用Xillix公司的ISE软件在RTL层设计相应的RS232总线Verilog代码，并在常规和可逆时序型硬件木马触发阈值呈等差递增的条件下进行Modelsim仿真分析，结果表明，在总线功能需求复杂和传输数据较多的情况下，可逆时序型木马比常规时序型硬件木马具有灵活性和较低的触发率，隐蔽性更强。

来源：2021年第3期

《计算机工程》期刊编辑部

查看计算机工程杂志2021年第3期