计算机工程

作者：王锦涵,李俊,路冬冬,张海龙,朱英

单位：上海高性能集成电路设计中心,上海 201204

关键词：硬件预取,双倍步长,流预取,SPEC2006测试集,Cache Miss率

基金：核高基重大专项“超级计算机处理器研制”(20172X01028101-001)。

硬件数据预取技术可以有效提升处理器的访存性能,但传统流预取策略存在预取不及时的问题。为此,提出一种双倍步长流预取策略,并设计对应的预取部件结构。预取部件自动检测数据流的固定步长并将该步长扩大为原有的2倍,以计算预取地址。实验结果表明,加入该预取部件后,运行SPEC2006测试集的整数应用与浮点应用时,处理器性能最高可分别提升45%与57%,针对Cache Miss率较高的应用,该预取部件可以有效隐藏访存延时。

来源：2019年第6期

《计算机工程》期刊编辑部

查看计算机工程杂志2019年第6期